PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-032342

(43) Date of publication of application: 28.01.2000

(51)Int.Cl.

HO4N 5/335 HO1L 27/146

(21)Application number: 10-193047

(71)Applicant: HAMAMATSU PHOTONICS KK

(22)Date of filing:

08.07.1998

(72)Inventor: MIZUNO SEIICHIRO


YAMAKAWA HIROO

(54) SOLID-STATE IMAGE PICKUP DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a solid-state image pickup device in small circuit scale improved in an S/N without any offset error even when an amplifier has offset dispersion.

SOLUTION: A current signal corresponding to the quantity of light received by a photoelectric converting element 13 is inputted to an integration circuit 30 and integrated and a voltage signal is outputted from the integration circuit 30. When a switch element 40 is closed, the voltage signal outputted from the integration circuit 30 is inputted to a capacitor 51 of a variable capacity integration circuit 50, the fluctuation component of that voltage signal is inputted to an amplifier 52 and an electric charge corresponding to the fluctuation component of that voltage signal and the capacity value of a variable capacity part 53 flows into the variable capacity part 53. The capacity value of the variable capacity part 53 is controlled by a comparator circuit 60 and a capacity control part 70 so that the value of the integrated signal outputted from the variable capacity integration circuit 50 can be coincident with a reference value. A first digital



signal corresponding to the capacity value of the variable capacity part 53 is outputted from the capacity control part 70.

LEGAL STATUS

[Date of request for examination]

08.03.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-32342

(P2000-32342A)

(43) 公開日 平成12年1月28日(2000.1.28)

(51) Int. Cl. 7

識別記号

FI

テーマコート* (参考)

H04N 5/335

H01L 27/146

HO4N 5/335

. 4M118 Ε

H01L 27/14

Α 5C024

審査請求 未請求 請求項の数3 OL(全 13 頁)

| (21)出願番号 | 特願平10-193047 | (71)出願人 | 000236436 浜松ホトニクス株式会社 |
|----------|------------------------|---------|------------------------------------|
| (22)出願日 | 平成10年7月8日 (1998. 7. 8) | (72)発明者 | 静岡県浜松市市野町1126番地の1 水野 誠一郎 |
| | | | 静岡県浜松市市野町1126番地の1 浜松ホ トニクス株式会社内 |
| | • | (72)発明者 | 山川 博雄 静岡県浜松市市野町1126番地の1 浜松ホ |
| | | (74)代理人 | トニクス株式会社内 100088155 |
| | | (は)「Q主人 | 弁理士 長谷川 芳樹 (外3名) |


最終頁に続く

(54) 【発明の名称】 固体撮像装置

(57)【要約】

S/N比が優れ、増幅器がオフセットばらつ きを有していてもオフセット誤差を生じることなく、回 路規模が小さい固体撮像装置を提供する。

【解決手段】 光電変換素子13の受光量に応じた電流 信号が積分回路30に入力して積分され、積分回路30 から電圧信号が出力される。スイッチ素子40が閉じる と、積分回路30から出力された電圧信号は可変容量積 分回路50の容量素子51に入力し、その電圧信号の変 動分が増幅器52に入力し、その電圧信号の変動分と可 変容量部53の容量値とに応じた電荷が可変容量部53 に流入する。可変容量積分回路50から出力される積分 信号の値と基準値とが一致するよう、比較回路60およ び容量制御部70により可変容量部53の容量値が制御 される。可変容量部53の容量値に応じた第1のデジタ ル信号が容量制御部70から出力される。



FP 03-03.78 94-0WOF **'04**, 4,13 SEARCH REPORT 1

【特許請求の範囲】

【請求項1】 入力した光信号を電流信号に変換する光 電変換素子と該電流信号を出力端子に出力するスイッチ 素子とを含む受光素子と、

前記受光素子の出力端子から出力された電流信号を入力 し積分して電圧信号を出力端子に出力する積分回路と、 前記積分回路の出力端子から出力された電圧信号を入力 する容量素子と、前記容量素子から出力される電圧信号 を入力端子に入力する増幅器と、前記増幅器の入力端子 と出力端子との間に設けられ容量値が可変である可変容 量部と、前記増幅器の入力端子と出力端子との間に設け られたリセット用スイッチ素子とを有し、前記容量素子 に入力した電圧信号の変動分に応じた値の積分信号を前 記増幅器の出力端子から出力する可変容量積分回路と、 前記可変容量積分回路から出力された積分信号を入力 し、この積分信号の値と基準値とを大小比較して比較結 果信号を出力する比較回路と、

前記比較回路から出力された比較結果信号を入力し、こ の比較結果信号に基づいて前記可変容量部の容量値を制 御するとともに、この比較結果信号に基づいて前記積分 信号の値と前記基準値とが所定の分解能で一致している と判断した場合に前記可変容量部の容量値に応じた第1 のデジタル信号を出力する容量制御部と、

を備えることを特徴とする固体撮像装置。

前記容量制御部から出力された第1のデ 【請求項2】 ジタル信号を入力し、この第1のデジタル信号に対応す る第2のデジタル信号を出力する読み出し部を更に備え ることを特徴とする請求項1記載の固体撮像装置。

前記受光素子が第1の方向に配列される とともに各々のスイッチ素子の出力端子が互いに接続さ れ共通の信号出力端子とされて垂直受光部とされ、前記 垂直受光部が第2の方向にM1個配列されており、 前記積分回路がM2個(ただし、M2≤M1)設けら れ、

前記可変容量積分回路、前記比較回路および前記容量制 御部を1組とする信号処理部がM3組(ただし、M3≦ M2、M3<M1) 設けられ、

M1個の前記垂直受光部、M2個の前記積分回路および M3組の前記信号処理部を選択的に接続する選択的接続 手段を更に備える、

ことを特徴とする請求項1記載の固体撮像装置。

【発明の詳細な説明】

[0001]

[発明の属する技術分野] 本発明は、2次元光像を撮像 することができるMOS型の固体撮像装置に関するもの。 である。

[0002]

【従来の技術】家庭用ビデオ等の様々な分野で使用され ている固体撮像装置は、髙感度で低ノイズ等の優れた特 性を有する電荷結合素子 (CCD) 方式のものが主流で

ある。しかし、特定の分野では、受光により発生する電 荷の転送効率が優れたMOS型の固体撮像装置が使用さ れている。

2

[0003] MOS型の固体撮像装置のうち2次元光像 を撮像することができるものは、半導体チップ上に2次 元配列された多数の受光素子に対してディスクリートの 増幅器およびA/D変換器を設け、各受光素子から出力 された電流信号を増幅器により増幅して電圧信号とし、 この電圧信号をA/D変換器によりデジタル信号に変換 10 して出力する方式が従来から採用されてきた。しかし、 近年、MOS型であることの長所を活かしつつ装置小型 化を目指して、増幅器およびA/D変換器を受光素子ア レイと同一のチップ上に搭載するとともに回路構成方式 を変更する試みが提案されている。

[0004] 例えば、特開平9-51476号公報に開 示された固体撮像装置は、受光素子アレイの各列毎に対 応して積分回路等を受光素子アレイと同一のチップ上に 搭載し、その積分回路等により、受光素子から出力され た電流信号を増幅するとともにA/D変換するものであ 20 る。そして、このように構成することにより、チップ上 に搭載される回路規模の増加、チップ面積の増加および チップの消費電力の増加それぞれの抑制を図っている。

[0005]

【発明が解決しようとする課題】しかしながら、上記従 来例では、積分回路等による電流信号から電圧信号への 積分への変換に際して発生するノイズに対し、これを除 去するための信号処理を行っていないことから、増幅の 際のS/N比が良くないという問題点がある。また、積 分回路の要素回路である増幅器が有するオフセットばら 30 つきに対して対策を施していないことから、A/D変換 の結果に若干のオフセット誤差が生じる可能性がある。

【0006】本発明は、上記問題点を解消する為になさ れたものであり、S/N比が優れ、増幅器がオフセット ばらつきを有する場合であってもオフセット誤差を生じ ることなく、回路規模が小さい固体撮像装置を提供する ことを目的とする。

[0007]

【課題を解決するための手段】本発明に係る固体撮像装 置は、(1) 入力した光信号を電流信号に変換する光電変 40 換素子と該電流信号を出力端子に出力するスイッチ素子 とを含む受光素子と、(2) 受光素子の出力端子から出力 された電流信号を入力し積分して電圧信号を出力端子に 出力する積分回路と、(3) 積分回路の出力端子からから 出力された電圧信号を入力する容量素子と、容量素子か ら出力される電圧信号を入力端子に入力する増幅器と、 増幅器の入力端子と出力端子との間に設けられ容量値が 可変である可変容量部と、増幅器の入力端子と出力端子 との間に設けられたリセット用スイッチ素子とを有し、 容量素子に入力した電圧信号の変動に応じた値の積分信 50 号を増幅器の出力端子から出力する可変容量積分回路

と、(4) 可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して比較結果信号を出力する比較回路と、(5) 比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部の容量値を制御するとともに、この比較結果信号に基づいて積分信号の値と基準値とが所定の分解能で一致していると判断した場合に可変容量部の容量値に応じた第1のデジタル信号を出力する容量制御部と、を備えることを特徴とする。

[0008] この固体撮像装置によれば、先ず初期状態 として、受光素子のスイッチ素子は開いており、積分回 路はリセット状態とされている。また、可変容量積分回 路は、リセット用スイッチ素子が閉じてリセットされ、 可変容量部の容量値が初期設定される。その後、積分回 路は積分可能状態とされ、その後の一定時間経過後に可 変容量積分回路のリセット用スイッチ素子が開く。そし て、受光素子のスイッチ素子が閉じると、光電変換素子 の受光量に応じた電流信号が積分回路に入力して積分さ れ、積分回路から電圧信号が出力される。積分回路から 出力された電圧信号は可変容量積分回路の容量素子に入 カレ、容量素子に入力した電圧信号の変動分が増幅器に 入力し、その電圧信号の変動分と可変容量部の容量値と に応じた電荷が可変容量部に流入する。これにより、可 変容量積分回路からは、容量素子に入力した電圧信号の 変動分に応じた値の積分信号が出力される。

【0009】可変容量積分回路から出力された積分信号 は比較回路に入力し、この積分信号の値と基準値とが比 較回路により大小比較され、その比較結果である比較結 果信号が比較回路から出力される。比較回路から出力さ れた比較結果信号は容量制御部に入力し、容量制御部に より、この比較結果信号に基づいて可変容量部の容量値 が制御される。すなわち、可変容量積分回路、比較回路 および容量制御部からなるフィードバックループによ り、積分信号の値と基準値とが所定の分解能で一致して いると容量制御部により判断されるまで、可変容量部の 容量値の設定および積分信号の値と基準値との大小比較 が繰り返される。そして、積分信号の値と基準値とが所 定の分解能で一致していると容量制御部により判断され た場合に、可変容量部の容量値に応じた第1のデジタル 信号が容量制御部から出力される。すなわち、可変容量 積分回路、比較回路および容量制御部を含む信号処理部 は、オフセット誤差を除去するCDS(相関二重サンプ リング、Correlated DoubleSampling) 機能、および、 アナログ信号をデジタル信号に変換するA/D変換機能 を有する。

【0010】また、本発明に係る固体撮像装置は、容量 制御部から出力された第1のデジタル信号を入力し、こ の第1のデジタル信号に対応する第2のデジタル信号を 出力する読み出し部を更に備えることを特徴とする。こ の場合には、容量制御部から出力された第1のデジタル 信号は、読み出し部により、対応する第2のデジタル信号に変換されて出力される。

【0011】また、本発明に係る固体撮像装置は、(1) 受光素子が第1の方向に配列されるとともに各々のスイッチ素子の出力端子が互いに接続され共通の信号出力端子とされて垂直受光部とされ、垂直受光部が第2の方向にM1個配列されており、(2) 積分回路がM2個(ただし、M2≦M1)設けられ、(3) 可変容量積分回路、比較回路および容量制御部を1組とする信号処理部がM3 M2 (ただし、M3≦M2, M3<M1)設けられ、(4) M1個の垂直受光部、M2個の積分回路およびM3組の信号処理部を選択的に接続する選択的接続手段を更に備える、ことを特徴とする。この場合には、M1個の垂直受光部、M2個の積分回路およびM3組の信号処理部をおよびM3組の信号処理部を選択的接続手段により選択されて接続され、上記と同様に作用する。

[0012]

【発明の実施の形態】以下、添付図面を参照して本発明の実施の形態を詳細に説明する。尚、図面の説明におい 20 て同一の要素には同一の符号を付し、重複する説明を省 略する。

【0013】(第1の実施形態) 先ず、本発明に係る固体撮像装置の第1の実施形態について説明する。図1は、第1の実施形態に係る固体撮像装置の回路構成図である。なお、この図は、2次元配列された受光素子アレイの各列について、または、1次元配列された受光素子アレイについて、その構成を示すものである。以下では、2次元配列された受光素子アレイの各列についての構成を説明するものとし、受光素子アレイの各列を垂直30 受光部11とする。

【0014】垂直受光部11は、受光素子12。(i = 1~L)が配列されてなる。受光素子12。(i = 1~L)それぞれは、光電変換素子13およびスイッチ素子14からなる。受光素子12。(i = 1~L)それぞれの光電変換素子13は、例えば、アノード端子が接地されたフォトダイオードであり、受光した光信号に応じて電流信号を出力する。受光素子12。(i = 1~L)それぞれのスイッチ素子14は、垂直走査信号に基づいて開閉し、光電変換素子13のカソード端子から出力される電流信号を入力し、互いに接続された共通の信号出力端子に出力する。受光素子12。(i = 1~L)それぞれのスイッチ素子14は、2以上のものが同時に開くことはない。

【0015】スイッチ素子20は、垂直受光部11の共通の信号出力端子から出力された電流信号を入力端子に入力し、閉じているときには、その電流信号を出力端子に出力する。

【0016】積分回路30は、スイッチ素子20の出力 端子から出力された電流信号を入力し、その電流信号を 50 積分して電圧信号を出力端子に出力する。積分回路30 は、電荷増幅器31、容量素子32およびリセット用のスイッチ素子33を備える。電荷増幅器31は、+入力端子が接地され、一入力端子に電流信号を入力する。容量素子32は、電荷増幅器31の一入力端子と出力端子との間に設けられ、入力した電流信号すなわち電荷を蓄える。スイッチ素子33は、電荷増幅器31の一入力端子と出力端子との間に設けられ、開いているときには容量素子32に電荷の蓄積を行わせ、閉じているときには容量素子32における電荷蓄積をリセットする。

【0017】スイッチ素子40は、積分回路30の出力 端子から出力された電圧信号を入力端子に入力し、閉じ ているときには、その電圧信号を出力端子に出力する。

【0018】可変容量積分回路50は、スイッチ素子4 0の出力端子から出力された電圧信号を入力する。可変 容量積分回路50は、容量素子51、増幅器52、可変 容量部53およびリセット用のスイッチ素子54を備え る。容量素子51は、スイッチ素子40の出力端子と増 幅器52の一入力端子との間に設けられている。 増幅器 52は、+入力端子が接地され、一入力端子に容量素子 51からの電圧信号を入力する。可変容量部53は、容 量が可変であって制御可能であり、増幅器52の一入力 端子と出力端子との間に設けられ、入力した電圧信号に 応じて電荷を蓄える。スイッチ素子54は、増幅器52 の-入力端子と出力端子との間に設けられ、開いている ときには可変容量部53に電荷の蓄積を行わせ、閉じて いるときには可変容量部53における電荷蓄積をリセッ トする。そして、可変容量積分回路50は、スイッチ素 子40の出力端子から出力された電圧信号を入力し、可 変容量部50の容量に応じて積分し、積分した結果であ る積分信号を出力する。

【0019】比較回路60は、可変容量積分回路50から出力された積分信号を一入力端子に入力し、+入力端子が基準電位Vrerに設定されており、積分信号の値と基準電位Vrerとを大小比較して、その大小比較の結果である比較結果信号を出力する。

【0020】容量制御部70は、比較回路60から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部53の容量を制御する容量指示信号Cを出力するとともに、この比較結果信号に基づいて積分信号の値と基準電位Vrerとが所定の分解能で一致していると判断した場合に可変容量部53の容量に応じた第1のデジタル信号を出力する。

【0021】読み出し部80は、容量制御部70から出力された第1のデジタル信号を入力し、この第1のデジタル信号に対応する第2のデジタル信号を出力する。第2のデジタル信号は、第1のデジタル信号の値から可変容量積分回路50のオフセット値を除去した値を示すものである。読み出し部80は、例えば記憶素子であり、第1のデジタル信号をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデータを第2のデジタ

ル信号として出力する。この第2のデジタル信号は、本 実施形態に係る固体撮像装置から出力される光検出信号 となる。

6

【0022】可変容量積分回路50、比較回路60、容量制御部70および読み出し部80を1組として信号処理部100が構成される。信号処理部100は、オフセット誤差を除去するCDS機能、および、アナログ信号をデジタル信号に変換するA/D変換機能を有する。

【0023】また、タイミング制御部(図示せず)が更 10 に備えられている。タイミング制御部は、受光素子12 (i=1~L) それぞれのスイッチ素子14、スイッチ素子20、積分回路30のリセット用のスイッチ素子33、スイッチ素子40、および、可変容量積分回路50のリセット用のスイッチ素子54それぞれを所定のタイミングで開閉制御し、また、容量制御部70の動作を制御する。

【0024】図2は、可変容量積分回路50の回路構成 図である。この図2では、1/2'=1/16の分解能 を有するA/D変換機能を備える回路構成を示し、以 20 下、この回路構成で説明する。

【0025】図2に示すように、可変容量部53は、容 量素子C1~C4、スイッチ素子SW11~SW14お よびスイッチ素子SW21~SW24を備える。容量素 子C1およびスイッチ素子SW11は、互いに縦続接続 されて、増幅器52の一入力端子と出力端子との間に設 けられている。スイッチ素子SW21は、容量素子C1 およびスイッチ素子SW11の接続点と接地電位との間 に設けられている。容量素子C2およびスイッチ素子S W12は、互いに縦続接続されて、増幅器52の一入力 30 端子と出力端子との間に設けられている。スイッチ素子 SW22は、容量素子C2およびスイッチ素子SW12 の接続点と接地電位との間に設けられている。容量素子 C3およびスイッチ素子SW13は、互いに縦続接続さ れて、増幅器52の一入力端子と出力端子との間に設け られている。スイッチ素子SW23は、容量素子C3お よびスイッチ素子SW13の接続点と接地電位との間に 設けられている。また、容量素子C4およびスイッチ素 子SW14は、互いに縦続接続されて、増幅器52の-入力端子と出力端子との間に設けられている。スイッチ 40 素子SW24は、容量素子C4およびスイッチ素子SW 14の接続点と接地電位との間に設けられている。

[0026] スイッチ素子SW11~SW14それぞれは、容量制御部70から出力された容量指示信号CのC $_{11}$ ~C $_{14}$ の値に応じて開閉する。スイッチ素子SW21~SW24それぞれは、容量制御部70から出力された容量指示信号CのC $_{21}$ ~C $_{24}$ の値に応じて開閉する。容量素子C1~C4の容量値C $_{12}$ ~C $_{13}$ は、

 $C_1 = 2 C_2 = 4 C_3 = 8 C_4$

 $C_1 + C_2 + C_3 + C_4 = C_0$

50 なる関係を満たす。

【0027】本実施形態に係る固体撮像装置は以下のように動作する。図3は、本実施形態に係る固体撮像装置の動作説明図である。なお、以下では、スイッチ素子20およびスイッチ素子40それぞれは常に閉じているものとする。

[0028] 本実施形態に係る固体撮像装置では、まず、受光素子12。 $(i=1\sim L)$ それぞれのスイッチ素子14を開く。積分回路30のスイッチ素子33を閉じることにより、積分回路30をリセット状態とする。可変容量積分回路50のスイッチ素子54を閉じることにより可変容量積分回路50のスイッチ素子54を閉じることにより可変容量積分回路50のスイッチ素子5W $11\sim S$ W14それぞれを閉じ、スイッチ素子5W $21\sim S$ W24それぞれを閉ぐことにより、可変容量部53の容量値を53の容量値を530のスイッチ素子33を開くことにより、積分回路30のスイッチ素子330寄生容量の作用により、積分回路30にはスイッチングノイズとなるオフセット電圧が発生する。

【0029】スイッチ素子33を開いた時刻から僅かな時間 Δ T d だけ遅れて、スイッチ素子54を開く。これにより、積分回路50の出力端子には、積分回路30のオフセットレベルが除去された形で、この後に発生する光電荷分に応じただけの電圧レベルが相対的に変化する。すなわち、いわゆるCDS(相関二重サンプリング、Correlated Double Sampling)作用が生じる。

【0030】次に、垂直受光部11における第1番目の受光素子12、のスイッチ素子14のみを閉じる。これにより、それまでの受光によって受光素子12、の光電変換素子13に蓄積された電荷は、電流信号となって垂直受光部11の共通の信号出力端子から出力され、スイッチ素子20を介して積分回路30に入力し、積分回路30により積分され電圧信号として出力される。

【0031】積分回路30から出力された電圧信号は、スイッチ素子40を介して可変容量積分回路50に入力する。可変容量積分回路50の容量素子51に入力する電圧信号は、積分回路30での光電荷量に応じた出力電圧変化分だけ変動し、その電圧変動分と可変容量部53の容量値C。とに応じた電荷Qが可変容量部53に流入する(図3(a)参照)。

[0032] 引き続き、容量制御部70は、可変容量部53のスイッチ素子SW12~SW14を開いた後、スイッチ素子SW22~SW24を閉じる(図3(b)参照)。この結果、可変容量部53の容量値は C_1 となり、可変容量積分回路50から出力される積分信号の値 V_{sb} は、

 $V_{sb} = Q/C_1$

となる。この積分信号は、比較回路60に入力し、その値が基準電位V117と大小比較される。

【0033】もし、V。b>Vxxx であれば、この比較結

果を受けて容量制御部70は、更に、可変容量部53のスイッチ素子SW22を開いた後に、スイッチ素子SW12を閉じる(図3(c)参照)。この結果、可変容量部53の容量値は $C_1 + C_2$ となり、可変容量積分回路50から出力される積分信号の値 V_8 。は、

8

 $V_{sc} = Q / (C_1 + C_2)$

となる。この積分信号は、比較回路60に入力し、その 値が基準電位V₁₁,と大小比較される。

【0034】また、V₅₀ < V₁₁, であれば、この比較結 10 果を受けて容量制御部70は、更に、可変容量部53の スイッチ素子SW11およびSW22を開いた後に、ス イッチ素子SW12およびSW21を閉じる(図3

(d) 参照)。この結果、可変容量部53の容量値はC 2となり、可変容量積分回路50から出力される積分信号の値V₅₄は、

 $V_{sd} = Q/C_2$

となる。この積分信号は、比較回路60に入力し、その 値が基準電位Vxxx と大小比較される。

【0035】以後、同様にして、可変容量積分回路5 0、比較回路60および容量制御部70からなるフィードバックループにより、積分信号の値と基準電位Vrerとが所定の分解能で一致していると容量制御部70により判断されるまで、可変容量部53の容量値の設定および積分信号の値と基準電位Vrerとの大小比較を繰り返す。容量制御部70は、このようにして可変容量部53の容量素子C1~C4の全てについて容量制御を終了すると、可変容量部53の最終的な容量値に応じたデジタル信号を読み出し部80へ向けて出力する。

【0036】読み出し部80では、容量制御部70から 30 出力されたデジタル信号をアドレスとして入力し、記憶 素子のそのアドレスに記憶されているデジタルデータ を、本実施形態に係る固体撮像装置の光検出信号として 出力する。

【0037】なお、垂直受光部11の第1番目の受光素 子12,の光電変換素子13が蓄積した電荷を放出しき ったと推定される時間を見計らって、受光素子12,の スイッチ素子14を開く。垂直受光部11の第1番目の 受光素子121に応じた光検出信号の読み出しが終了す ると、積分回路30のスイッチ素子33を閉じることに 40 より、積分回路30をリセット状態とする。可変容量積 分回路50のスイッチ素子54を閉じることにより可変 容量積分回路50をリセット状態とする。また、可変容 量積分回路50のスイッチ素子SW11~SW14それ ぞれを閉じ、スイッチ素子SW21~SW24それぞれ を開くことにより、可変容量部53の容量値をC。に設 定する。そして、この状態で、積分回路30のスイッチ 素子33を開くことにより、積分回路30での積分動作 を可能にする。以後、垂直受光部11の第1番目の受光 素子12, と同様にして、垂直受光部11の第2番目の 50 受光素子122 に応じた光検出信号を読み出す。垂直受 光部 11 の第 i 番目の受光素子 12 ($i=3\sim L$) についても同様である。

【0038】なお、可変容量積分回路50の可変容量部53の構成は、図2に示された回路構成に限られるものではなく、他の回路構成であってもよい。図4は、可変容量積分回路50をこの図に示すような回路構成とすることにより、本実施形態に係る固体撮像装置は、光電変換素子13に蓄積された電荷が極微小であっても、良好なS/N比を確保することができる。

【0039】この可変容量積分回路50の可変容量部5 3は、容量素子C1~C4、スイッチ素子SW11~S W14、スイッチ素子SW21~SW24、スイッチ素 子SW31~SW33およびスイッチ素子SW41~S W43を備える。スイッチ素子SW31、容量素子C1 およびスイッチ素子SW11は、この順に縦続接続され て、増幅器52の一入力端子と出力端子との間に設けら れている。スイッチ素子SW21は、容量素子C1およ びスイッチ素子SW11の接続点と接地電位との間に設 けられている。スイッチ素子SW41は、容量素子C1 およびスイッチ素子SW31の接続点と接地電位との間 に設けられている。スイッチ素子SW32、容量素子C 2、スイッチ素子SW12、スイッチ素子SW22およ びスイッチ素子SW42も同様である。 スイッチ素子S W33、容量素子C3、スイッチ素子SW13、スイッ チ素子SW23およびスイッチ素子SW43も同様であ る。容量素子C4およびスイッチ素子SW14は、互い に縦続接続されて、増幅器52の-入力端子と出力端子 との間に設けられている。スイッチ素子SW24は、容 量素子C4およびスイッチ素子SW14の接続点と接地 電位との間に設けられている。

【0040】スイッチ素子SW11~SW14それぞれは、容量制御部70から出力された容量指示信号CのC11~C14の値に応じて開閉する。スイッチ素子SW21~SW24それぞれは、容量制御部70から出力された容量指示信号CのC21~C24の値に応じて開閉する。スイッチ素子SW31~SW33それぞれは、容量制御部70から出力された容量指示信号CのC31~C32の値に応じて開閉する。スイッチ素子SW41~SW43それぞれは、容量制御部70から出力された容量指示信号CのC41~C43の値に応じて開閉する。

[0041] この図4に示す回路構成の可変容量積分回路50を有する固体撮像装置は以下のように動作する。

【0042】この本実施形態に係る固体撮像装置では、まず、受光素子12。(i=1~L)それぞれのスイッチ素子14を開く。積分回路30のスイッチ素子33を閉じることにより、積分回路30をリセット状態とする。スイッチ素子40を開く。可変容量積分回路50のスイッチ素子54を閉じることにより可変容量積分回路50をリセット状態とし、その後、スイッチ素子54を

開く。また、可変容量積分回路 50のスイッチ素子 SW 11~SW14 およびスイッチ素子 SW41~SW43 それぞれを閉じ、スイッチ素子 SW21~SW24 およびスイッチ素子 SW31~SW33 それぞれを開くことにより、可変容量部 53 の容量値を C_4 に設定する。そして、この状態で、積分回路 30 のスイッチ素子 35 ままることにより、積分回路 30 での積分動作を開始させる

10

【0043】次に、垂直受光部11における第1番目の 10 受光素子12、のスイッチ素子14のみを閉じる。これ により、それまでの受光によって受光素子12、の光電 変換素子13に蓄積された電荷は、電流信号となって垂 直受光部11の共通の信号出力端子から出力され、スイッチ素子20を介して積分回路30に入力し、積分回路30により積分され電圧信号として出力される。

【0044】そして、スイッチ素子40を閉じる。これにより、積分回路30から出力された電圧信号は、スイッチ素子40を介して可変容量積分回路50に入力する。スイッチ素子40が閉じることにより、可変容量積分回路50の容量素子51に入力する電圧信号が急激に変動し、その電圧信号の変動分が容量素子51から増幅器52に入力する。すなわち、入力した電圧信号の変動分と可変容量部53の容量値C、とに応じた電荷Qが可変容量部53に流入する。このとき、可変容量積分回路50から出力される積分信号の値V。は、

となる。

 $V_s = Q/C_4$

【0045】次に、スイッチ素子SW41~SW43それぞれを開いた後、スイッチ素子SW31~SW33それぞれを閉じて、可変容量部53の容量値をC。とする。このように変化しても容量素子C1~C3の両端の電圧関係は変化せず、積分信号の値V。には変化がないので、容量素子C1~C4に発生する電荷の総計は、Q'=Q・(Co/Ci)

となる。すなわち、図2の場合に比べて(C。/C.) 倍の電荷が可変容量部53に蓄積されることになる。以 後、図2の場合と同様にして、垂直受光部11の第i番 目の受光素子12。(i=1~L)それぞれに応じた光 検出信号を順次読み出す。したがって、光電変換素子1 3に蓄積された電荷が極微小の場合にも良好なS/Nを 確保することができる。

【0046】以上のように本実施形態に係る固体撮像装置では、可変容量積分回路50、比較回路60、容量制御部70および読み出し部80を1組として構成される信号処理部100は、CDS機能およびA/D変換機能を有するので、S/N比の向上およびオフセット誤差の抑制を簡単な回路構成で実現することができる。

【0047】なお、垂直受光部11、積分回路30および信号処理部100それぞれの個数を互いに同一として 50 もよい。しかし、以降の実施形態に示すように、垂直受 光部11の個数M1、積分回路30の個数M2および信号処理部100の個数M3の間の関係を

11

 $M3 \le M2 \le M1$, M3 < M1

とし、M1個の垂直受光部11、M2個の積分回路30 およびM3組の信号処理部100を選択的に接続する選 択的接続手段を更に備える場合には、これらを同一チッ プ上に搭載したときに、チップ上に搭載される回路規模 の増加、チップ面積の増加およびチップの消費電力の増 加それぞれを抑制することができるので好適である。こ こで、選択的接続手段として、スイッチ素子20および スイッチ素子40が用いられる。

【0048】 (第2の実施形態)次に、本発明に係る固体撮像装置の第2の実施形態について説明する。図5は、第2の実施形態に係る固体撮像装置の構成図である。本実施形態に係る固体撮像装置は、垂直受光部11、($j=1\sim16$)が配列された受光部10、スイッチ素子20、($j=1\sim16$)、積分回路30、($j=1\sim16$)、スイッチ素子40、($j=1\sim16$)、シフトレジスタ部 $91\sim94$ および信号処理部100、($j=1\sim4$)を備える。なお、垂直受光部11、スイッチ素子20、積分回路30およびスイッチ素子40それぞれの個数は、ここでは16としているが、更に多くてもよい。

【0049】受光部10は、受光素子12が2次元配列されたものである。すなわち、受光部10は、受光素子12が第1の方向に配列されて垂直受光部11, (j=1~16)とされて、垂直受光部11, が第2の方向に配列されたものである。垂直受光部11, (j=1~16)それぞれは、第1の実施形態の垂直受光部11と同様の構成である。積分回路30, (j=1~16)それぞれは、第1の実施形態の積分回路30と同様の構成である。信号処理部100, (j=1~4)それぞれは、第1の実施形態の信号処理部100と同様の構成であり、可変容量積分回路50、比較回路60、容量制御部70および読み出し部80からなる。

【0050】スイッチ素子20」($j=1\sim16$)それぞれは、第1の実施形態のスイッチ素子20に相当し、スイッチ素子40」($j=1\sim16$)それぞれは、第1の実施形態のスイッチ素子40に相当する。また、スイッチ素子20,およびスイッチ素子40」($j=1\sim16$)は、垂直受光部11」($j=1\sim16$)、積分回路30」($j=1\sim16$)および信号処理部100」($j=1\sim4$)を選択的に接続する選択的接続手段として作用する。すなわち、スイッチ素子20」($j=1\sim16$)は、垂直受光部11」の共通の信号出力端子と積分回路30」の入力端子との間に設けられている。また、スイッチ素子40」(j=1、5、9、13)は、積分回路30」の出力端子と信号処理部100」の入力端子との間に設けられている。スイッチ素子40」(j=2、6、10、14)は、積分回路30」の出力端子と

信号処理部100。の入力端子との間に設けられている。スイッチ素子40」(j=3, 7, 11, 15)は、積分回路30,の出力端子と信号処理部100。の入力端子との間に設けられている。スイッチ素子40,(j=4, 8, 12, 16)は、積分回路30,の出力端子と信号処理部100,の入力端子との間に設けられている。

【0051】シフトレジスタ部91~94それぞれは、選択的接続手段であるスイッチ素子20、およびスイッ10 チ素子40、(j=1~16)それぞれの開閉を制御する。また、タイミング制御部(図示せず)が更に備えられている。タイミング制御部は、垂直受光部11、(j=1~16)のスイッチ素子14、積分回路30、(j=1~16)のリセット用のスイッチ素子33、および、信号処理部100、(j=1~4)の可変容量積分回路50のリセット用のスイッチ素子54それぞれを所定のタイミングで開閉制御し、また、信号処理部100、(j=1~4)の容量制御部70およびシフトレジスタ部91~94それぞれの動作を制御する。

【0052】本実施形態に係る固体撮像装置は以下のよ うに動作する。まず、シフトレジスタ部91~94それ ぞれにより、スイッチ素子20; (j=1~16)のう ちスイッチ素子201,202,203 および204の みを閉じる。また、スイッチ素子40, ($j=1\sim1$ 6) のうちスイッチ素子401,402,408 および 40、のみを閉じる。これにより、垂直受光部111、 スイッチ素子201、積分回路301、スイッチ素子4 01 および信号処理回路1001 は第1の実施形態の図 1の構成となる。垂直受光部112、スイッチ素子20 30 2 、積分回路302 、スイッチ素子402 および信号処 理回路1002 も第1の実施形態の図1の構成となる。 垂直受光部11。、スイッチ素子20。、積分回路30 。、スイッチ素子40。および信号処理回路100。も 第1の実施形態の図1の構成となる。垂直受光部11 、スイッチ素子20、、積分回路30、、スイッチ素 子404 および信号処理回路1004 も第1の実施形態 の図1の構成となる。そして、これら4組が第1の実施 形態に係る固体撮像装置の動作と同様の手順で並列的に 動作することにより、垂直受光部11, (j=1~4) 40 それぞれの各受光素子12の受光量に応じたデジタル信 号を信号処理部100x (k=1~4)から同時に出力 する。

【0053】続いて、シフトレジスタ部91~94それ ぞれにより、スイッチ素子20; (j=1~16)のうちスイッチ素子20; 20; および20; のみを閉じ、また、スイッチ素子40; (j=1~16)のうちスイッチ素子40; 40; および40; のみを閉じて、垂直受光部11; (j=5,6,7,8)それぞれの各受光素子12の受光量に応じたデジタ ル信号を信号処理部100; (k=1~4)から同時に

出力する。

[0054] さらに続いて、シフトレジスタ部91~94それぞれにより、スイッチ素子20」(j=1~16)のうちスイッチ素子20。,2010,2011 および2012のみを閉じ、また、スイッチ素子40。(j=1~16)のうちスイッチ素子40。,4010,4011 および4012のみを閉じて、垂直受光部11」(j=9,10,11,12)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部1001(k=1~4)から同時に出力する。

13

【0055】そして、シフトレジスタ部 $91\sim94$ それ ぞれにより、スイッチ素子20」($j=1\sim16$)のうちスイッチ素子2013,2014,2015 および2016の みを閉じ、また、スイッチ素子401($j=1\sim16$)のうちスイッチ素子4013,4014,4015 および4016のみを閉じて、垂直受光部111(j=13,14,15,16)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部1001($k=1\sim4$)から同時に出力する。

【0056】以上のように、本実施形態に係る固体撮像 装置は、第1の実施形態に係る固体撮像装置が奏する効果と同様の効果を奏する他、以下のような効果をも奏す る。すなわち、従来の固体撮像装置では、チップ上において1つの垂直受光部毎に1つの信号処理部が備えられており、チップレイアウトの都合上、各信号処理部の幅は垂直受光部の幅と等しくならざるを得ず、各信号処理部のレイアウト形状は一方向に長いものとなる。チップサイズは大きかった。これに対して、本実施形態に係る固体撮像装置では、信号処理部の個数が削減されたので、全体の回路規模は小さく、チップサイズは小さくなる。また、各信号処理部のレイアウト設計の自由度が増すので、この点でもチップサイズは小さくなる。

【0057】(第3の実施形態)次に、本発明に係る固体撮像装置の第3の実施形態について説明する。図6は、第3の実施形態に係る固体撮像装置の構成図である。本実施形態に係る固体撮像装置は、垂直受光部11、($j=1\sim16$)が配列された受光部10、スイッチ素子20,($j=1\sim16$)、積分回路30,($j=1\sim4$)、スイッチ素子40,($j=1\sim16$)、シフトレジスタ部 $91\sim94$ および信号処理部100,($j=1\sim4$)を備える。なお、ここでは、垂直受光部11、スイッチ素子20およびスイッチ素子40それぞれの個数は16とし、積分回路30の個数は4としているが、これらの個数は更に多くてもよい。

【0058】受光部10は、受光素子12が2次元配列されたものである。すなわち、受光部10は、受光素子12が第1の方向に配列されて垂直受光部11」($j=1\sim16$)とされて、垂直受光部11」が第2の方向に配列されたものである。垂直受光部11」($j=1\sim16$)それぞれは、第1の実施形態の垂直受光部11と同

様の構成である。積分回路 30, $(j=1\sim4)$ それぞれは、第1の実施形態の積分回路 30 と同様の構成である。信号処理部 100, $(j=1\sim4)$ それぞれは、第1の実施形態の信号処理部 100 と同様の構成であり、可変容量積分回路 50、比較回路 60、容量制御部 70

14

および読み出し部80からなる。 【0059】スイッチ素子20; (j=1~16) それ ぞれは、第1の実施形態のスイッチ素子20に相当し、 スイッチ素子40」($j=1\sim16$)それぞれは、第1 10 の実施形態のスイッチ素子40に相当する。また、スイ ッチ素子20、およびスイッチ素子40、($j=1\sim1$ 6) は、垂直受光部11」(j=1~16)、積分回路 30, (j=1~4) および信号処理部100, (j= 1~4)を選択的に接続する選択的接続手段として作用 する。すなわち、スイッチ素子20; (j=1~4) は、垂直受光部11」の共通の信号出力端子と積分回路 30 の入力端子との間に設けられている。スイッチ素 子20₁ (j=5~8)は、垂直受光部11₁ の共通の 信号出力端子と積分回路302の入力端子との間に設け 20 られている。スイッチ素子20; (j=9~12) は、 垂直受光部11,の共通の信号出力端子と積分回路30 。の入力端子との間に設けられている。スイッチ素子2 0」(j=13~16)は、垂直受光部11』の共通の 信号出力端子と積分回路304の入力端子との間に設け られている。また、スイッチ素子40, (j=1~4)は、積分回路30,の出力端子と信号処理部100,の 入力端子との間に設けられている。スイッチ素子40, (j=5~8)は、積分回路302の出力端子と信号処 理部1002の入力端子との間に設けられている。スイ 30 ッチ素子40, (j=9~12)は、積分回路30。の 出力端子と信号処理部100。の入力端子との間に設け られている。スイッチ素子40, (j= $13\sim16$) は、積分回路304の出力端子と信号処理部1004の 入力端子との間に設けられている。

【0060】シフトレジスタ部91~94それぞれは、選択的接続手段であるスイッチ素子20」およびスイッチ素子40; (j=1~16)それぞれの開閉を制御する。また、タイミング制御部(図示せず)が更に備えられている。タイミング制御部は、垂直受光部11; (j40=1~16)のスイッチ素子14、積分回路30; (j=1~4)のリセット用のスイッチ素子33、および、信号処理部100; (j=1~4)の可変容量積分回路50のリセット用のスイッチ素子54それぞれを所定のタイミングで開閉制御し、また、信号処理部100; (j=1~4)の容量制御部70およびシフトレジスタ部91~94それぞれの動作を制御する。

【0061】本実施形態に係る固体撮像装置は以下のように動作する。まず、シフトレジスタ部91~94それぞれにより、スイッチ素子20,(j=1~16)のうちスイッチ素子20,20。カよび20。の

分回路および信号処理部の個数が削減されたので、全体 の回路規模は小さく、チップサイズは小さくなる。ま た、各信号処理部のレイアウト設計の自由度が増すの

16

で、この点でもチップサイズは小さくなる。

みを閉じ、また、スイッチ素子40」($j=1\sim16$) のうちスイッチ素子401,406,400 および40 13のみを閉じる。これにより、垂直受光部111、スイ ッチ素子201、積分回路301、スイッチ素子401 および信号処理回路100,は第1の実施形態の図1の 構成となる。垂直受光部11 。、スイッチ素子20 。、 積分回路302、スイッチ素子40。および信号処理回 路1002 も第1の実施形態の図1の構成となる。垂直 受光部11。、スイッチ素子20。、積分回路30。、 スイッチ素子40, および信号処理回路100: も第1 の実施形態の図1の構成となる。垂直受光部111%、ス イッチ素子2013、積分回路304、スイッチ素子40 13 および信号処理回路 1004 も第1の実施形態の図1 の構成となる。そして、これら4組が第1の実施形態に 係る固体撮像装置の動作と同様の手順で並列的に動作す ることにより、垂直受光部11g (j=1,5,9,1 3) それぞれの各受光素子12の受光量に応じたデジタ ル信号を信号処理部100k (k=1~4)から同時に 出力する。

【0066】(第4の実施形態)次に、本発明に係る固体撮像装置の第4の実施形態について説明する。図7は、第4の実施形態に係る固体撮像装置の構成図である。本実施形態に係る固体撮像装置は、垂直受光部11」(j=1~16)が配列された受光部10、スイッチ10素子20」(j=1~16)、積分回路30」(j=1~4)、スイッチ素子40」(j=1~4)、シフトレジスタ部91~94および信号処理部100」(j=1~4)を備える。なお、ここでは、垂直受光部11およびスイッチ素子20それぞれの個数は16とし、積分回路30およびスイッチ素子40の個数は4としているが、これらの個数は更に多くてもよい。

【0062】続いて、シフトレジスタ部91~94それぞれにより、スイッチ素子20」(j=1~16)のうちスイッチ素子202,200。よび2010のみを閉じ、また、スイッチ素子40」(j=1~16)のうちスイッチ素子402,400。4010および4010のみを閉じて、垂直受光部11」(j=2,6,10,14)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100。(k=1~4)から同時に出力する。

【0067】受光部10は、受光素子12が2次元配列されたものである。すなわち、受光部10は、受光素子12が第1の方向に配列されて垂直受光部11, (j=201~16)とされて、垂直受光部11, が第2の方向に配列されたものである。垂直受光部11, (j=1~16)それぞれは、第1の実施形態の垂直受光部11と同様の構成である。積分回路30, (j=1~4)それぞれは、第1の実施形態の積分回路30と同様の構成である。信号処理部100, (j=1~4)それぞれは、第1の実施形態の信号処理部100と同様の構成である。信号処理部100、(j=1~4)それぞれは、第1の実施形態の信号処理部100と同様の構成であり、可変容量積分回路50、比較回路60、容量制御部70および読み出し部80からなる。

【0063】さらに続いて、シフトレジスタ部 $91\sim9$ 4それぞれにより、スイッチ素子20,($j=1\sim1$ 6)のうちスイッチ素子20。,20,,2011および2015のみを閉じ、また、スイッチ素子40,($j=1\sim16$)のうちスイッチ素子40。,407,4011および4015のみを閉じて、垂直受光部111,(j=307,111,150 それぞれの各受光素子120の受光量に応じたデジタル信号を信号処理部10010 ($k=1\sim4$)から同時に出力する。

【0068】スイッチ素子20, (j=1~16)それ の ぞれは、第1の実施形態のスイッチ素子20に相当し、スイッチ素子40, (j=1~4)それぞれは、第1の 実施形態のスイッチ素子40に相当する。また、スイッチ素子20, (j=1~16)およびスイッチ素子40, (j=1~4)は、垂直受光部11, (j=1~16)、積分回路30, (j=1~4)および信号処理部 100, (j=1~4)を選択的に接続する選択的接続 手段として作用する。すなわち、スイッチ素子20,

【0064】そして、シフトレジスタ部 $91\sim94$ それ ぞれにより、スイッチ素子20, ($j=1\sim16$) のうちスイッチ素子20, 2

(j=1~4)は、垂直受光部11,の共通の信号出力端子と積分回路30,の入力端子との間に設けられている。スイッチ素子20,(j=5~8)は、垂直受光部11,の共通の信号出力端子と積分回路30。の入力端子との間に設けられている。スイッチ素子20,(j=9~12)は、垂直受光部11,の共通の信号出力端子と積分回路30。の入力端子との間に設けられている。スイッチ素子20,(j=13~16)は、垂直受光部11,の共通の信号出力端子と積分回路30,の入力端子との間に設けられている。また、スイッチ素子40,(j=1~4)は、積分回路30,の出力端子と信号処理部100,の入力端子との間に設けられている。

【0065】以上のように、本実施形態に係る固体撮像 装置は、第1の実施形態に係る固体撮像装置が奏する効果と同様の効果を奏する他、以下のような効果をも奏す る。すなわち、本実施形態に係る固体撮像装置では、積

【0069】シフトレジスタ部91~94それぞれは、

選択的接続手段であるスイッチ素子 20, $(j=1\sim1)$ 6) およびスイッチ素子 40, $(j=1\sim4)$ それぞれの開閉を制御する。また、タイミング制御部(図示せず)が更に備えられている。タイミング制御部は、垂直受光部 11, $(j=1\sim16)$ のスイッチ素子 14、積分回路 30, $(j=1\sim4)$ のリセット用のスイッチ素子 33、および、信号処理部 100, $(j=1\sim4)$ の可変容量積分回路 50 のリセット用のスイッチ素子 54 それぞれを所定のタイミングで開閉制御し、また、信号処理部 100, $(j=1\sim4)$ の容量制御部 70 およびシフトレジスタ部 $91\sim94$ それぞれの動作を制御する。

17

 $[0\ 0\ 7\ 0]$ 本実施形態に係る固体撮像装置は以下のように動作する。なお、図7に示すように垂直受光部 $1\ 1$ の数が $1\ 6$ 個であれば、スイッチ素子 $4\ 0$ 、($j=1\sim4$)それぞれは閉じたままでよい。

【0071】まず、シフトレジスタ部91~94それぞ れにより、スイッチ素子20」(j=1~16)のうち スイッチ素子201,206,206 および2013のみ を閉じる。これにより、垂直受光部111、スイッチ素 子201、積分回路301、スイッチ素子401 および 信号処理回路100,は第1の実施形態の図1の構成と なる。垂直受光部115、スイッチ素子202、積分回 路302、スイッチ素子402 および信号処理回路10 02 も第1の実施形態の図1の構成となる。垂直受光部 11, 、スイッチ素子20%、積分回路30%、スイッ チ素子40。および信号処理回路100。も第1の実施 形態の図1の構成となる。垂直受光部1118、スイッチ 素子20, 、積分回路30, 、スイッチ素子40, およ び信号処理回路100. も第1の実施形態の図1の構成 となる。そして、これら4組が第1の実施形態に係る固 体撮像装置の動作と同様の手順で並列的に動作すること により、垂直受光部11」(j=1,5,9,13)そ れぞれの各受光素子12の受光量に応じたデジタル信号 を信号処理部100x (k=1~4)から同時に出力す

【0072】続いて、シフトレジスタ部 $91\sim94$ それ ぞれにより、スイッチ素子20」($j=1\sim16$)のうちスイッチ素子202 、206 、2016 および2016 のみを閉じて、垂直受光部111 (j=2, 6, 10, 14)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部10016 ($k=1\sim4$)から同時に出力する。

【0073】さらに続いて、シフトレジスタ部 $91\sim9$ 4それぞれにより、スイッチ素子201($j=1\sim1$ 6)のうちスイッチ素子201、201、201、および2015のみを閉じて、垂直受光部111、(j=31、11、15)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部1001 ($k=1\sim4$)から同時に出力する。

[0074] そして、シフトレジスタ部 $91\sim94$ それ ぞれにより、スイッチ素子20, $(j=1\sim16)$ のうちスイッチ素子20, 20,

【0075】以上のように、本実施形態に係る固体撮像 装置は、第1の実施形態に係る固体撮像装置が奏する効 10 果と同様の効果を奏する他、以下のような効果をも奏す る。すなわち、本実施形態に係る固体撮像装置では、積 分回路、スイッチ素子および信号処理部の個数が削減さ れたので、全体の回路規模は小さく、チップサイズは小 さくなる。また、各信号処理部のレイアウト設計の自由 度が増すので、この点でもチップサイズは小さくなる。 【0076】

【発明の効果】以上、詳細に説明したとおり、本発明によれば、可変容量積分回路、比較回路および容量制御部を含む信号処理部は、CDS機能およびA/D変換機能を有するので、S/N比の向上およびオフセット誤差の抑制を簡単な回路構成で実現することができる。また、M3≦M2≦M1, M3<M1として、M1個の垂直受光部、M2個の積分回路およびM3組の信号処理部それぞれの何れかが選択的接続手段により選択されて接続される場合には、全体の回路規模は小さく、チップサイズは小さくなる。さらに、各信号処理部のレイアウト設計の自由度が増すことにより、受光部の各垂直受光部の配列方向の側部に各信号処理部を配置することができるので、この点でもチップサイズは小さくなり、また、正方形に近い形状のイメージセンサを実現することができる。

【図面の簡単な説明】

【図1】第1の実施形態に係る固体撮像装置の回路構成 図である。

【図2】可変容量積分回路の回路構成図である。

【図3】第1の実施形態に係る固体撮像装置の動作説明 図である。

【図4】可変容量積分回路の他の回路構成図である。

【図5】第2の実施形態に係る固体撮像装置の構成図で 40 ある。

【図6】第3の実施形態に係る固体撮像装置の構成図である

【図7】第4の実施形態に係る固体撮像装置の構成図である。


【符号の説明】

10…受光部、11…垂直受光部、12…受光素子、13…光電変換素子、14…スイッチ素子、20…スイッチ素子、30…積分回路、31…電荷増幅器、32…容量素子、33…スイッチ素子、40…スイッチ素子、500…可変容量積分回路、51…容量素子、52…増幅


器、53…可変容量部、54…スイッチ素子、60…比 94…シフトレジスタ部、100…信号処理部。 較回路、70…容量制御部、80…読み出し部、91~

.19


[図1]




[図2]




[図3]







[図4]




【図5】



[図6]



[図7]



フロントページの続き

Fターム(参考) 4M118 AA05 AB01 BA14 FA06 FA08 FA34 5C024 AA01 CA05 CA10 FA01 GA01 GA31 GA41 HA10 HA14 HA18 HA20